AD9361最新Q&A来袭，干货知识请带走！

相信AD9361大家都不陌生了吧~ 它是一款面向3G和4G基站应用的高性能、高集成度的射频(RF)Agile Transceiver捷变收发器。该器件的可编程性和宽带能力使其成为多种收发器应用的理想选择。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，从而简化设计导入。AD9361接收器LO工作频率范围为70 MHz至6.0 GHz，发射器LO工作频率范围为47 MHz至6.0 GHz，涵盖大部分特许执照和免执照频段，支持的通道带宽范围为200 kHz以下至56 MHz。数据手册奉上：http://www.analog.com/cn/products/rf-microwave/integrated-transceivers-transmitters-receivers/wideband-transceivers-ic/ad9361.html#product-overview

之前版主也有贴心的为大家分类汇总论坛中有关AD9361的帖子AD936x系列帖年终汇总，相关疑问的请对号入座！ ，其中不乏满满的干货内容呢！

but~版主今天给出的Q&A可是专家和用户在实际AD9361使用中总结所得哟~~分享部分Q&A给大家，详细全部的内容在附件PDF文件中（相信我，更是干货满满的哦~），请高调拿走不谢！！

Q：AD9361 接收端接收信号的中心频率是5.8GHz，同时也有5.9GHz的干扰信号过来。两个信号功率最大差40dB，并且5.9GHz的信号大，那么对AD9361的放大增益影响有多大？对灵敏度影响有多大？

A：如图所示为IIP3与Rx Gain的关系。

通常可由这条曲线可估算最大输入功率与增益之间的关系，将曲线向下平移20dB （IIP3与1dB压缩点之间差11dB，在1dB压缩点基础上再回退10dB以保证线性）

例如，Block为-15dBm,如果所需频率5.8GHz处的功率比block小40dB，那么此时的输入功率约为-15dBm，那么-15dBm对应的Rx增益为30dB（下面的曲线向下平移20dB后）。这样有用信号最大只能被放大30dB：到达ADC时只有-25dBm。如果没有这个Block，输入功率由有用信号决定即-55dBm，那么增益可以设置为55dB，这样到达ADC时信号功率为0dBm，显而易见，SNR Performace变好。

因此，受限于Block的功率大小。和通用的接收机是一个道理。接收机前端加上滤波器会更好一些。

Q：AD80305 TX 衰减器设置异常:衰减寄存器方向反了，写入89.75dB, 本来是衰减最大，但是出的功率却是最大-29dbm; 写入70dB，输出功率值是-26.5dbm;写入0dB值,输出的功率却是-43dbm, 而且不是线性而且写入寄存器值可以回读且正确，RX端设置正常。

A：如图是客户的AD80305的RF输出部分原理图截图：

请核查是否该直流电压1.3V馈入到了AD80305的RF OUT引脚，建议用万用表测试Tx_P和Tx_N两个引脚相连的电位，看有没有直流偏置1.3V。

如图是推荐的输出电路连接方法。

总结：输出部分的1.3V 没有馈入到Tx OUTPUT引脚，引起发射的RF输出功率不正确。

Q：用AD9361做一个TD-LTE专网的RF收发器，发现约10%的AD9361会在零下40度时RFPLL失

锁。此时即便把你们给的40MHZ.TXT配置文件里面的配置灌进去芯片里面也不行，AD9361的RFPLL依然失锁。温度升高后失锁解除。

A：与客户交流，客户为AD9361供电时，1.3V供电使用的电源芯片是LT3029在FDD模式下，RX消耗240mA的电流，在7dBm发射时，消耗400mA的电流。怀疑在AD9361初始校准时，消耗电流较大，导致LT3029的500mA的供应能力比较吃力，比较临界。在低温-40度时，AD9361的电流消耗进一步增大，终于LT3029支撑不住了，导致VCO校准出现问题。更换电源后，不再低温失锁。

推荐使用电源ADP1755：http://www.analog.com/en/products/power-management/linear-regulators/adp1755.html#product-overview

Q：下图是客户实测的ACLR图，如何改善AD936x的ACLR？

A：可用下面滤波器工具设计。http://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/software/filters如图，让Tx滤波器（红色响应曲线）抑制程度更好，可改善ACLR。

Q： How to improve the LO leakage and Image level performance of the AD936x via QEC?

A：关于AD9361 的镜像抑制和本振泄露。因为二者都在信号带内，无法通过数字或模拟滤波器滤除。是零中频结构接收机和发射机的重要指标。影响了SNR，从而影响接收灵敏度。通过QEC方法，可以将镜像抑制和本振泄露降到较低。

使用No-OS 代码测试，调试QEC过程如下：

（1） 在主函数中的相应代码，下面是QEC程序片断

ad9361_phy = ad9361_init(&default_init_param);

ad9361_set_tx_fir_config(ad9361_phy, tx_fir_config);

ad9361_set_rx_fir_config(ad9361_phy, rx_fir_config);

ad9361_spi_write(ad9361_phy->spi, 0x0A0, 0x020);

ad9361_spi_write(ad9361_phy->spi, 0x0A3, 0x040); //确保0x0A0[6:5]和0x0A3[7:6]相同

xil_printf("0x0A0: %x\n\r", ad9361_spi_read(ad9361_phy->spi, 0x0A0));

xil_printf("0x0A3: %x\n\r", ad9361_spi_read(ad9361_phy->spi, 0x0A3));

ad9361_spi_write(ad9361_phy->spi, 0x0a5, 0x001);

ad9361_spi_write(ad9361_phy->spi, 0x0a6, 0x001); //门限

ad9361_spi_write(ad9361_phy->spi, 0x014, 0x003); //Move from TxRX to ALERT

ad9361_spi_write(ad9361_phy->spi, 0x0169, 0x0FC&ad9361_spi_read(ad9361_phy->spi, 0x169)); //0x169[1:0]=0

ad9361_spi_write(ad9361_phy->spi, 0x018b, 0x0D7&ad9361_spi_read(ad9361_phy->spi, 0x18b)); //0x18b[5]=0, 0x18b[3]=0

ad9361_spi_write(ad9361_phy->spi, 0x0A0, 0x03C); //0x0A0[4:0]=0x3C Rx NCO PHASE Offset

xil_printf("0x0A0: %x\n\r", ad9361_spi_read(ad9361_phy->spi, 0x0A0));

ad9361_spi_write(ad9361_phy->spi, 0x016, 0x010); //Start Tx Quad cal

int Delay;

for (Delay=0; Delayspi, 0x0A7));

xil_printf("Modify the Rx NCO phase offset and Trigger Tx QEC CAL---0x0A8: %x\n\r", ad9361_spi_read(ad9361_phy->spi, 0x0A8));

ad9361_spi_write(ad9361_phy->spi, 0x014, 0x023); //Move from Alert to TXRX

（2）修改上述0x0A0[4:0]从0到31（使用下面的语句），用频谱仪测试本振泄露和镜像抑制

ad9361_spi_write(ad9361_phy->spi, 0x0A0,0x03C); //0x0A0[4:0]=0x3C Rx NCO PHASE Offset

测试结果如下，不同的电路Layout得到的下面的表格不同（下面是在AD-FMCOMMS3-EBZ上的测试数据），即需要找一个最优区间：

（3） 确定最佳值为0x0A0[4:0]=0x03C，断电后，再上电，直接使用0x03C做配置，可得到较好的结果。